|
|
|
LDO的選用原則
本文介紹了低壓差線性穩壓器(LDO)的基本原理及選用原則，并將其應用于開關電源設計之中。這種設計方案簡化了開關電源的多路輸出設計，減小了負載調整率，有效地抑制了電磁干擾(EMI)，并加強了開關電源的過流保護功能。 電源是各種電子設備必不可缺少的組成部分，其性能的優劣直接關系到電子設備的技術指標及能否安全可靠地工作。目前常用的直流穩壓電源分線性電源和開關電源兩大類，由于開關電源內部關鍵元器件工作在高頻開關狀態，本身消耗的能量很低，開關電源效率可達80%~90%，比普通線性穩壓電源提高近一倍，目前已成為穩壓電源的主流產品。本文介紹一種應用低壓差線性穩壓器(LDO)優化開關電源的設計方案，并對該方案的可行性通過實驗加以驗證。 LDO的基本原理 低壓差線性穩壓器(LDO)的基本電路如圖1所示，該電路由串聯調整管VT、取樣電阻R1和R2、比較放大器A組成。
取樣電壓加在比較器A的同相輸入端，與加在反相輸入端的基準電壓Uref相比較，兩者的差值經放大器A放大后，控制串聯調整管的壓降，從而穩定輸出電壓。當輸出電壓Uout降低時，基準電壓與取樣電壓的差值增加，比較放大器輸出的驅動電流增加，串聯調整管壓降減小，從而使輸出電壓升高。相反，若輸出電壓Uout超過所需要的設定值，比較放大器輸出的前驅動電流減小，從而使輸出電壓降低。供電過程中，輸出電壓校正連續進行，調整時間只受比較放大器和輸出晶體管回路反應速度的限制。 應當說明的是，實際的線性穩壓器還應當具有許多其它的功能，比如負載短路保護、過壓關斷、過熱關斷、反接保護等，而且串聯調整管也可以采用MOSFET。 LDO的選用原則 1. 輸入輸出電壓差 輸入輸出電壓差是低壓差線性穩壓器最重要的參數。在保證輸出電壓穩定的前提下，該電壓差越低，線性穩壓器的性能越好。比如，5.0V的低壓差線性穩壓器，只要輸入5.5V，就能使輸出電壓穩定在5.0V。 2. 最大輸出電流 用電設備的功率不同，要求穩壓器輸出的最大電流也不相同。通常，輸出電流越大的穩壓器成本越高。為了降低成本，在多只穩壓器組成的供電系統中，應根據各部分所需要的電流值選擇適當的穩壓器。 3. 負載調整率 負載調整率是眾多電源設備一個非常重要的參數，它反映了電源抑制負載干擾的能力，負載調整率越低，輸出負載對輸出電壓的影響越小，LDO的品質就越好。 4. 接地電流 接地電流IGND是指串聯調整管輸出電流為零時，輸入電源提供的穩壓器工作電流。該電流有時也稱為靜態電流，但是采用PNP晶體管作串聯調整元件時，這種習慣叫法是不正確的。通常較理想的低壓差線性穩壓器的接地電流很小。
5. 輸出電容器 典型LDO需要增加外部輸入和輸出電容器。利用較低ESR的大電容器一般可以全面提高電源抑制比(PSRR)、噪聲以及瞬態性能。 陶瓷電容器通常是首選，因為它們價格低而且故障模式是斷路，相比之下鉭電容器比較昂貴且其故障模式是短路。輸出電容器的等效串聯電阻(ESR)會影響其穩定性，陶瓷電容器具有較低的ESR，大概為10 mΩ量級，而鉭電容器ESR在100 mΩ量級。另外，許多鉭電容器的ESR隨溫度變化很大，會對LDO性能產生不利影響。電容的具體應用需要咨詢LDO廠商以確保正確實施。 6. 封裝 選擇LDO產品時應考慮LDO的散熱，負載大的LDO應盡可能選擇大封裝，這樣有利于LDO性能穩定。 LDO應用于開關電源設計 遵循以上原則，本文選擇哈爾濱圣邦微電子有限公司生產的SG2002和SG2012系列LDO。 應用LDO于開關電源的電路如圖2所示，圖中虛線部分是開關電源通常采用的電 路，它可以給LDO提供+6V/1.5A的輸出電壓/電流。該電源應用SG2002-5.0XN5/TR、SG2012-3.3XKC3/TR、SG2012-2.5XKC3/TR以及SG2012-1.8XKC3/TR分別生成+5.0V/0.3A、3.3/0.4A、2.5V/0.4A以及1.8V/0.4A電壓/電流。圖中LDO芯片的輸入端和輸出端接有1uF的瓷片電容，以此提高LDO的穩定性。在每個LDO的BP端接上一個0.01uF的瓷片電容，可以有效地降低LDO的輸出噪聲。 LDO在開關電源中的作用 1. 簡化開關電源設計 開關電源多路輸出一般通過增加高頻變壓器反饋端來實現，這使得開關電源在設計過程中增加了設計者的工作量。應用LDO作為開關電源的輸出終端，可以極大地簡化開關電源的設計，縮短開發周期。 2. 提高開關電源的負載調整率 LDO是來穩定電源電壓的專用芯片，目前有很多公司設計的LDO的負載調整率非常小。應用LDO可以大幅度地降低開關電源負載調整率。 3. 有效濾除開關電源電磁干擾，減小紋波輸出 開關電源的突出缺點是產生較強的EMI。EMI信號既具有很寬的頻率范圍，又有一定的幅度，經傳導和輻射會污染電磁環境，對通信設備和電子產品造成干擾。如果處理不當，開關電源本身就會變成一個干擾源。LDO有較高的電源抑制比，且LDO是低噪聲器件，因此應用LDO可以有效地濾除開關電源EMI，減小紋波輸出。 4．為開關電源提供過流保護 盡管許多PWM控制芯片本身具有過流保護功能，但LDO的過流保護功能可以提升開關電源的安全系數。 試驗分析
下面通過以下兩個實驗來驗證該方案的可行性： 1．測量負載調整率 實驗電路如圖3所示。由電子負載依次拉出0mA到400mA的電流，在每個負載點記錄下開關電源的輸出電壓。測試數據經過處理，可以得出圖4所示的圖表。該圖充分說明，LDO優秀的負載調整率已經被完全移植到開關電源上。換言之，LDO極大地提高了開關電源的負載調整率。 2．輸出紋波的測量 分別在開關電源的LDO輸入端和輸出端接上示波器，可以得出圖5所示的波形。其中Ch1是LDO入口處的輸出波形，而Ch2是LDO出口處的輸出波形，即開關電源的最終輸出波形。 由上圖可以看出，LDO有效地濾除了開關電源EMI信號，相對于搭建常規EMI過濾器來講，應用LDO更簡單可靠。 便攜應用在基本條件之外提出更多要求
在選擇低壓降線性調節器(LDO) 時，需要考慮的基本問題包括輸入電壓范圍、預期輸出電壓、負載電流范圍以及其封裝的功耗能力。但是，便攜式應用需要考慮更多問題。接地電流或靜態電流 （IGND 或 IQ）、電源波紋抑止比 (PSRR)、噪聲與封裝大小通常是為便攜式應用決定最佳 LDO 選擇的要素。 輸入、輸出以及降低電壓 在確定 LDO 是否能夠提供預期輸出電壓時，需要考慮其壓降。輸入電壓必須大于預期輸出電壓與特定壓降之和，即 VIN > VOUT + VDROPOUT。如果 VIN 降低至必需的電壓以下，則我們說 LDO 出現"壓降"，輸出等于輸入減去旁路元件 (pass element) 的 RDS(on) 乘以負載電流。 需要注意壓降時的性能變化。驅動旁路晶體管的誤差放大器完全打開或者出于"待發狀態"(cocked)，因此不產生任何環路增益。這意味著線路與負載調節很差。另外，PSRR 在壓降時也會顯著降低。 選用可提供預期輸出電壓的 LOD 作為節省外部電阻分壓器成本與空間的固定選項，外部電阻分壓器一般用于設置可調器件的輸出電壓。利用可調 LDO 可以設置輸出，以提供內部參考電壓，其一般為 1.2V 左右，只需把輸出連接到反饋引腳。請與廠商確認是否具備該功能。 負載電流要求 電池電壓
封裝與功耗 在無線手持終端市場需求的推動下，CSP產品正不斷推陳出新。例如，采用0.84
x 1.348-mm CSP的德州儀器 (TI) 200mA RF LDO（參見圖1）預計將于9月份上市，其采用可實現輕松裝配以及高板級可靠性的技術。 其他小型封裝包括流行的3x3mm SOT-23、小型2.13x2.3mm SC-70以及亞1毫米高度封裝 (sub-1-mm-height package)、ThinSOT及無引線四方扁平封裝 (QFN)。由于在下側采用了能夠在器件與PC板之間建立高效散熱接觸的散熱墊，QFN 因而可提供更好的散熱特性。 請注意不要超過封裝的最大功耗額定值。功耗可以采用PDISSIPATION = (VIN-VOUT)/(IOUT + IQ) 進行計算。一般來說，封裝尺寸越小，功耗越小。但是QFN封裝可以提供極佳的散熱性能，這種性能完全可與尺寸是其1.5～2倍的眾多封裝相媲美。 LDO拓撲與IQ 另外，還需要注意的是，由于電池放電特性，某些情況下壓降會對電池壽命產生決定性影響。由于堿性電池放電速度較慢，其電源電壓在壓降情況下可以提供比NiMH電池更多的容量。必須在 IQ 和壓降之間仔細權衡，以便在電池壽命期間獲得最大的容量，因此，較低的IQ并不能始終保證長電池壽命。 需要注意IQ 在雙極拓撲中的表現。IQ 不但隨負載電流變化很大，而且在壓降情況下會有所增加。 另外，需要注意在數據表中對IQ 是如何規定的。某些器件是在室溫條件下規定的，或者只提供顯示IQ與溫度關系的典型曲線。盡管這些情況有用，但是并不能保證最大的靜態電流。如果IQ 比較重要，則需要選擇在所有負載、溫度和工藝變量情況下都能保證IQ 的器件，并且需要選擇MOS類旁路器件。 輸出電容器 陶瓷電容器通常是首選，因為它們價格低而且故障模式是斷路，相比之下鉭電容器比較昂貴且其故障模式是短路。請注意，輸出電容器的等效串聯電阻 (ESR) 會影響其穩定性，陶瓷電容器具有較低的ESR，大概為10豪歐量級，而鉭電容器ESR在100豪歐量級。另外，許多鉭電容器的ESR隨溫度變化很大，會對LDO性能產生不利影響。如果溫度變化不大，而且電容器和接地之間串聯適當的電阻（一般200m），可以取代陶瓷電容器而使用鉭電容器。需要咨詢LDO廠商以確保正確的實施。 RF與音頻應用 RF電路（包括LNA（低噪聲放大器）、升壓/降壓轉換器、混頻器、PLL、VCO、IF放大器和功率放大器），需要采用具有低噪聲和高PSRR的LDO。在設計現代收發系統時應非常小心，以保證低噪聲和高線性。 電源噪聲會增加VCO的相位噪聲，而且會進入接收或發送放大器。在W-CDMA等流行手機技術對頻譜再生和鄰道功率提出嚴格要求的情況下，進入放大器的基/柵或收集器/漏極電源的極少量電源噪聲就會產生鄰道噪聲或假信號。 為了滿足手機、MP3、游戲以及多媒體PDA應用等便攜式設備中的音頻需求，可能需要300～500mA的LDO。而且，為了獲得良好的音頻質量，這種LDO在音頻頻率（20Hz~20kHz）時應該是低噪聲并可提供高PSRR。
線性穩壓器件補償和波特圖分析
一個包含三個極點和一個零點的波特圖將用來分析增益和相位裕度。假設直流增益為80dB，第一個極點發生在100Hz處。在此頻率時，增益曲線的斜度變為－20dB/十倍頻程。1kHz處的零點使斜度變為0dB/十倍頻程，到10kHz處增益曲線又變成－20dB/十倍頻程。在100kHz處的第三個也是最后一個極點將增益斜度最終變為－40dB/十倍頻程。 也可以看到單位增益點（0dB）交點頻率是1MHz。0dB頻率通常稱為回路帶寬（loop bandwidth）。相位偏移圖表示了零、極點的不同分布對反饋信號的影響。根據分布的零極點計算相移的總和。在任意頻率（f）上的極點相移，可以通過下式計算獲得： 極點相移＝ －arctan(f/fp) 在任意頻率（f）上的零點相移，可以通過下式計算獲得： 零點相移＝ －arctan(f/fz) 此回路穩定么？為了回答這個問題，我們只需要知道0dB時的相移（是1MHz）。根本無需復雜的計算。 前兩個極點和第一個零點分布使相位從－180°變到＋90°，最終導致網絡相位轉變到－90°。最后一個極點在十倍頻程中出現了0dB點。使用零點相移公式，該極點產生了－84°的相移（在1MHz時）。加上原來的－90°相移，全部的相移是－174°（也就是說相位裕度是6°）。該回路可能引起振蕩。 NPN 穩壓器補償 NPN 穩壓器的導通管的連接方式是共集電極的方式。所有共集電極電路的一個重要特性就是低輸出阻抗。也就意味著電源范圍內的極點出現在回路增益曲線的高頻部分。由于NPN穩壓器沒有固有的低頻極點，所以它使用了一種稱為主極點補償（dominant pole compensation）的技術。此時，在IC的內部集成了一個電容，該電容在環路增益的低頻端添加了一個極點。 NPN穩壓器的主極點（P1）一般設置在100Hz處。100Hz處的極點將增益減小為－20dB/十倍頻程直到3MHz處的第二個極點（P2）。在P2處，增益曲線的斜率又增加了－20dB/十倍頻程。P2點的頻率主要取決于NPN功率管及相關驅動電路，因此有時稱此點為功率極點（power pole）。因為P2點在回路增益為－10dB處出現，也就表示了0dB頻率處（1MHz）的相位偏移會很小。 為了確定穩定性，只需要計算0dB頻率處的相位裕度： 第一個極點（P1）會產生－90°的相位偏移，但是第二個極點（P2）只增加了－18°的相位偏移（1MHz處）。也就是說0dB點處的相位偏移為－108°，相位裕度為72°（非常穩定）。應該提起注意的是，回路很顯然是穩定的。因為需要兩個極點才有可能使回路要達到－180°的相位偏移（不穩定點），而P2又分布在高頻位置，它在0dB處的相位偏移就很小了。 LDO 穩壓器的補償 LDO穩壓器中的PNP導通管的接法為共射方式（common emitter）。它相對共集電極方式有更高的輸出阻抗。由于負載阻抗和輸出容抗的影響在低頻程處會出現低頻極點（low－frequency pole）。此極點（稱為負載極點（load pole）用Pl表示）的頻率由下式獲得： F(Pl) ＝1/(2π×Rload×Cout)。從此式可知，不能通過簡單的添加主極點的方式實現補償。 為了解釋為什么會這樣，先假設一個5V/50mA的LDO穩壓器有下面的條件： 在最大負載電流時，負載極點（Pl）出現的頻率為： Pl＝1/(2π×Rload×Cout)＝1/(2π×100×10-5)＝160Hz 假設內部的補償在1kHz處添加了一個極點。由于PNP功率管和驅動電路的存在，在500kHz處會出現一個功率極點（Ppwr）。 假設直流增益為80dB。Rl ＝100Ω（在最大負載電流時的值），Cout＝10uF。 可以看出回路是不穩定的：極點PL和P1每個都會產生－90°的相移。在0dB處（此例為40kHz），相移達到了－180°為了減少負相移（阻止振蕩），在回路中必須要添加一個零點。一個零點可以產生＋90°的相移，它會抵消兩個低頻極點的部分影響。基本上所有的LDO穩壓器都需要在回路中添加這個零點。該零點一般是通過輸出電容的一個特性：等效串聯電阻（ESR）獲得的。 使用ESR補償LDO 等效串聯電阻（ESR）是每個電容共有的特性。可以將電容表示為電阻與電容的串聯。輸出電容的ESR在回路增益中產生一個零點，可以用來減少負相移。零點出現的頻率值與ESR和輸出電容值直接相關：Fzero＝ 1/(2π×Cout×ESR)。使用上一節的例子，我們假設輸出電容值Cout＝10uF而且輸出電容的ESR＝1Ω。則零點發生在16kHz。 添加此零點如何使不穩定系統變為穩定系統： 回路的帶寬增加了所以0dB的交點頻率從30kHz移到了100kHz。到100kHz處該零點總共增加了＋81°相移。也就是減少了PL和P1造成的負相移。因為極點Ppwr處在500kHz，在100kHz處它僅增加了－11°的相移。累積所有的零、極點，0dB處的總相移現在為－110°。也就是有＋70°的相位裕度，系統非常穩定。這也就解釋了具有正確ESR值的輸出電容是可以產生零點來穩定LDO系統的 |
| Copyright © 2003-2006 南京華巨電子有限公司, All Rights Reserved. |
| 蘇ICP備 蘇ICP備14000132號-5 |